李雪峰

高工

今日你签到了吗?论坛动态

来自 论坛2013-11-20 13:50

到底!谁是音频时钟的“老板”?

过去,我们在讨论音频话题时,偶尔会提及 I2S。我在以前的一些文章中提到过 I2S,其他人在做音频研究时也都会提到它。简而言之,它是一种将立体声数据从一端传输至另一端的同步方……
来自 论坛2013-10-14 16:27

RE: 实现千兆位高速串行I/O的相关技术

l 4b/5b编码 4b/5b和8b/10b是类似的,但是要简单些,将4个比特编码成5个比特。4b/5b的控制字符要少一些,但不能处理直流平衡和不一致性问题。由于……
来自 论坛2013-10-14 16:26

RE: 实现千兆位高速串行I/O的相关技术

l 发送FIFO(先进先出):在输入数据发送之前,暂时保存数据。 l 接收FIFO:在接收数据被提取之前,暂时保存数据。在需要时钟修正的系统中,接收FIFO是必须……
来自 论坛2013-10-14 16:25

RE: 实现千兆位高速串行I/O的相关技术

10.2.2 千兆位高速串行I/O系统的组成 1.系统整体结构 图M 千兆位高速串行I/O的系统结构示意图 ……
来自 论坛2013-10-14 16:24

实现千兆位高速串行I/O的相关技术

1.优点  速度高。高速串行I/O的线速可超过千兆位,甚至数十吉位。而并行传输线速不可能超越千兆位。千兆位串行I/O的主要优势是速度。在从片内/片外、板内/板外……
来自 论坛2013-10-14 16:20

初学PCB者

原理图部分 1. 无论原理图多么简单,尽量采用模块的设计,这样以后有项目要用可以直接调用(复制粘贴甚至PCB都可可以直接调用); 2. 对于元器件信息……
来自 论坛2013-10-14 16:17

DDR2布线经验总结,欢迎指正

转,以下内容主要是针对DDR2 667内存的设计。 信号分组: DDR2的布线中习惯把信号分成若干组来进行设计,分成同组的信号具有相关或者相似的信号特……
来自 论坛2013-09-22 17:14

RE: Cadence 仿真流程(第6-8章)

交给你了!~……
来自 论坛2013-09-22 15:54

RE: Cadence 仿真流程(第1—3章)

可惜插队晚了……
来自 论坛2013-09-22 15:53

RE: Cadence 仿真流程(第10-12章)

  第十二章 电气约束规则的定义   经过仿真,基本可以找出最佳的阻抗匹配及布线长度的要求。此时,我们可以产生电气规则,以约束下一步的布局布线。其大致的操作是:在……
«
1
3
4
5
6
»
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
威廉希尔 官网app 杂志社 版权所有 北京东晓国际技术信息咨询有限公司