共2条
1/1 1 跳转至页
缏沸郎?如何分析这个提高容性负载的缓冲电路,反馈是如何实现的呢?
问
如何分析这个提高容性负载的缓冲电路,反馈是如何实现的呢?也可以看ad712的datasheet.
答 1:
还有一个
答 2:
请高手分析100欧提高带负载能力,同时与C1够滤波电路。4.99K构成1:1的反馈电路,也就是电压跟随器,30P电容好象起补尝作用,不清楚得高手分析。
答 3:
原来此帖只有楼主一个人在贴“100欧提高带负载能力,同时与C1够滤波电路。”
从楼主这句话看,楼主还没有理解运放的频率特性与稳定工作的关系。
运放一般不能带容性负载,因为运放输出端接个电容到地,这个电容将与运放的输出电阻构成一个一阶低通滤波,增加一个新的极点,使系统加负反馈后不稳定。
100欧电阻不是提高带负载能力,而是将容性负载与运放隔开。这样产生的新的极点频率较低,不影响运放工作的稳定性。
记得好像是技术交流版面有过讨论这个问题的很长的帖子,讨论很热烈也很详细,可以看看。
答 4: 长知识 答 5: 谢谢还没有完全明白,到技术交流版面看看
答 6: 好像是个阻抗匹配器好像是个阻抗匹配器。。。。。。。。。。。。。。
从楼主这句话看,楼主还没有理解运放的频率特性与稳定工作的关系。
运放一般不能带容性负载,因为运放输出端接个电容到地,这个电容将与运放的输出电阻构成一个一阶低通滤波,增加一个新的极点,使系统加负反馈后不稳定。
100欧电阻不是提高带负载能力,而是将容性负载与运放隔开。这样产生的新的极点频率较低,不影响运放工作的稳定性。
记得好像是技术交流版面有过讨论这个问题的很长的帖子,讨论很热烈也很详细,可以看看。
答 4: 长知识 答 5: 谢谢还没有完全明白,到技术交流版面看看
答 6: 好像是个阻抗匹配器好像是个阻抗匹配器。。。。。。。。。。。。。。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【笔记】生成报错synthdesignERROR被打赏50分 | |
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
每周了解几个硬件知识+buckboost电路(五)被打赏10分 | |
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
野火启明6M5适配SPI被打赏20分 | |
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 |