EEPW论坛

IC Integrated Circuit 缩写，集成电路 ICDS IC Design Service 缩写，芯片设计服务 IP Intellectual Property 缩写, 知识产权，在芯片设计中指对某种设计技术的专利 SoC System on Chip缩写, 指单芯片系统设计，是当今混合信号IC设计的趋势 ASIC Application Special Integrated Circuit缩写, 指专用集成电路 VLSI Very Large Scal Integrated circuit 缩写, 指超大规模集成电路 DSP Digital Signal Processing 缩写, 指数字信号处理 RF Radiation Frequency 缩写, 指发射频率，简称射频 FPGA Field Programmable Gate Array缩写, 指现场可编程门阵列 CPLD Complex Programmable Logic Device, 即复杂可编程器件。 FE Front End 缩写, 前端，通常指IC设计中的前道逻辑设计阶段，并不是规范化用法 BE Back End 缩写, 后端，通常指IC设计中的后道布局布线(Layout)阶段，并不是规范化用法 MPW Multiple Project Wafer缩写, 多项目晶圆投片，指在同一种工艺的不同芯片放在同一块晶圆(Wafer)上流片，是小公司节省成本的有效手段 EDA Electronic Design Automation缩写,电子设计自动化，现在IC设计中用EDA 软件工具实现布线，布局 VHDL VHSIC(Very High Speed IC) Hardware Description Language 缩写, 硬件描述语言，用于实现电路逻辑设计的专用计算机语言 RTL Register Transformation Level 缩写, 寄存器传输级 Netlist 门级网表，一般是RTL Code经过综合工具综合而生成的网表文件 Foundry 指芯片制造加工厂的代工业务，负责将设计完成的芯片生产出来 DFT Design For Test 缩写, 为了增强芯片的可测性而采用的一种设计方法 STA Static Timing Analysis缩写, 即静态时序分析 CAD Computer Aided Design缩写, 即计算机辅助设计 NRE Non Recuuring Engineering缩写,不反复出现的工程成本 BIST Build in system test, 即内建测试系统 ASSP Application-specific standard product 缩写，一种有着广泛应用范围的ASIC芯片 RISC Reduced Instruction System Computer缩写 LVS Layout versus Schematic 缩写，是在IC Design经过Layout后检查其版图与门级电路是否一致 DRC Design Rule Check缩写, 是在IC Design经过Layout后检查其版图是否符合设计规则 ERC Electronic Rule Check缩写, 是在IC Design经过Layout后检查其版图是否符合电气规则 OPC Optical and Process Correction缩写，即光刻工艺修正 ATPG Auto Test Pattern Generator缩写, 是一个测试向量自动生成工具，生成的测试向量会给测试厂作测试芯片用 LVDS Low Voltage Differential Signaling缩写, 是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗 ADC Analog to Digital Convert缩写, 一般用作模拟信号到数字信号的转换电路 DAC Digital to Analog Convert缩写, 一般用作数字信号到模拟信号的转换电路 PLL Phase Locked Loop缩写, 一般用作时钟倍频电路