新闻中心
AndeShape™ 平台
- 来源:Andes
- 发布时间:[2015-03-24]
AndeShape™有三大分部一起组成:开发平台,电路仿真板,平台IP。它们被使用于评估、开发、除错、设计嵌入AndesCore™的SOC:
AndeShape™的开发平台与评估板
AndeShape™ 的 ADP-XC5FF676 FPGA开发平台 购买ADP-XC5FF676>>
ADP-XC5FF676是一个根据FPGA来做的开发和原型板,提供项目硬件系统和软件应用开发在前置关键时期可以进行的快速而完整评估。ADP-XC5FF677支持众多周边接口并且允许开发人员增加自定义的周边接口和装置,开发人员可以测试并优化硬件和软件组件之间的系统设计并且快速修正,从而减少开发时间,成本和风险。
特色
使用Xillinx XC5VLX110-FF676的FPGA
使用Xillinx XCF32P的FLASH ROM
提供FPGA JTAG 埠
支援加密的Bitstream
提供144腳位的SO-DIMM SDRAM插槽
提供32MB的NOR FLASH
支持10/100以太网络端口
提供一个MII接口链接器给外部10/100 PHY使用
支援两个DB9的UART埠
AHB总线链接器
X-BUS扩展槽
SD记忆卡插槽
五个按钮开关
TFT LCM链接器
AC97 音源讯号编译码器
除错用的7节显示器
支援AICE
功能描述
ADP-XC5FF676不但是一个多用途的开发和原型板,而且提供了丰富评估能力以及多样的AndeShape™ SoC平台IP 以及AndesCore™处理器。它可使用AndeSight™软件开发工具包和AICE™电路的除错工具。根据组态上的设计AndesCore™ N1213处理器,ADP-XC5FF676足够可以SoC层级外围设备和连接运行到80MHz 上。计画使用ADP XC5FF676 I/O的接口设备开发者,可参考下面列表列AndeShape™ SoC平台的各项IP。
AHB装置
同步动态随机存取内存控制器.
静态随机存取内存控制器
以太网络 MAC 10/100
DMA控制器
LCD控制器
USB2.0装置控制器
APB装置
AHB-APB匯流排橋接器
(PMU)電源管理單元
(PWM)脈衝寬度調製器
I²C 串列通訊匯流排
通用型之輸入輸出
中断控制器
監視定時器
定時器
實時時鐘
標準通用非同步傳送接收系統 (STUART)
SSP介面
SD/MMC 控制器
I²S / AC97
AndeShape™ ADP-AG102-UP™ 通用的AndesCore™开发平台 购买ADP-AG102-UP™>>
概述
AndeShape™ ADP-AG102-UP™是一个高度集成的平台,并且基于高性能AG102測試芯片含有丰富的内置装置。它可使用AndeSight™开发工具包和支持AICE™除错功能,它可以帮助开发人员轻易的植入驱动程序和应用程序。该开发平台还支持SD,USB和PCI插槽,灵活的功能扩展
特色
DDR2 SODIMM 插槽 X1
Serial flash ROM 和插座X1
AndeShape™ AICE™ 連接器X1
DB25 VGA 插座X1
电池座X1
指拨开关
5V 电源插座和开关
DB9 COM 埠 X1
SD 插槽X1
PATA DOM 链接器X1
AC97 音源讯号编译码器,麦克风输入,音源输入/输出
USB 下行埠X4
LPC 南桥 PS2 键盘/鼠标插座
PCI 插槽X2
10/100 以太网络端口X1
按钮开关X4
开发工具和平台
支援AndeSight™ 2.0.0版本 或 更早
支援AndeShape™板子
包裝(BSP)
AICE™ - 晶心 ICE 解決方案 购买AICE>>
概述
接续以前AICE™解决方案符合成本效益的精神,AICE™以桥接介于AndeSight™开发工具包和AndesCore™完整的除错模组(EDM™),个新改版的AICE™产品提供了新发明的功能、更加全面和强大的控制能力和观察能力。这些功能包括支持多个JTAG装置和多个AndesCore™处理器,更少脚位除错中断线路,很好的再重置除错功能,而电压和频率校准有更好的选择和可靠性。
特色
JTAG依据信号的通讯协议和延伸的双向除错中断
支持多个JTAG装置
支持重置除错功能
JTAG头连接到目标系统透过一个20pin排针,然而到除错主机是经过一个USB 2.0连接
JTAG的频率和电压自动更正(1.2V/3.3V;48/24/12/6MHz)
通过USB连接供电,无需额外电源
超过700KB/sec有效的下载速度
允许在所有AndesCore™的系统与EDM™执行
開發工具和平台
AndeSight™ 2.0版本或更新
AndeShape™ 開發平台(ADP)
AICE-MCU™:供MCU开发的晶心线路仿真器 购买AICE-MCU>>
概述
AndeShape™ AICE-MCU™是一种成本极低的除错解决方案,透过晶心高效率二线JTAG讯号连接透,AICE-MCU™与AndeSight™开发工具包和AndesCore™嵌入式除错模组(EDM™)共同工作,讓供工程師進行偵錯。AICE-MCU™的设计使用极低的BOM成本及更小体积的接线盒,加上JTAG连线,同时保持了完整的软件相容性与AndeShape™除错解决方案对于单核系统侦错的效能与效率,从而有利于使用者发展通用型MCU的整体成本。
特色
根据2线JTAG™信号通讯协议(IEEE1149.7+专有的高速下载通讯协议)
支持单一 JTAG 装置
支持再重置除错的功能
JTAG介面透过一个十根脚位二线的接头,连接到目标系统,另外经过一个USB 2.0连接到除错主机
2wJTAG™自动频率校正 (24/12/6/3/1.5 MHz)
通过USB连接供电,无需额外电源
超过500KB/sec有效的下载速度 (当目标内存速度不是限制因素)
允许在所有AndesCore™的系统与EDM™执行
开发工具和平台
AndeSight™ 2.0版本或更新
AndeShape™ 開發平台(ADP)
一个通用嵌入式系统的SoC平台
AG101P是一个通用型的SoC平台IP,它可使用任何的AndesCore™处理器,在不同的应用领域,提供大多数嵌入式系统一个具有成本效益和高性能的解决方案。用户可以简单的附加在一起他们的IP在同一个总线与可靠的胶连逻辑来完成针对特定应用程序的SoC解决方案。全面的仿真和设计环境,用户可以评估他们的应用程序的系统效能,并有效地追踪他们的设计错误。可随心所欲的硬件开发平台进一步提供了真实的系统环境给原型设计和软件/硬件来共同发展。
最新活动
视频中心
更多》- Andes Technology-Deploying License
- Andes Technology-Deploying Li
- Andes Technology-Debugging - Part 1
- Andes Technology-Debugging -
- Andes Technology-Debugging - Part 2
- Andes Technology-Debugging -
- Andes Technology-Debugging - Part 3
- Andes Technology-Debugging -
- Install Andesight and deploy activation code
- Install Andesight and deploy