基于FPGA的数字滤波器设计

　　利用VHDL语言设计数字滤波器，主要在于如何实现乘法。乘法常用的实现方法有位串行乘法、分布式算法和并行乘法等。位串行乘法能节省大量硬件资源，但运算周期过长，对于数字滤波器这种高速率要求不宜采取。分布式算法是现在比较流行的一种乘法实现方式，所用硬件资源较少，运算速率也较快，但这只是针对小位宽乘法来说。对于数字滤波器的较大位宽的乘法，不宜采取。并行乘法，算法实现简单直观，对于现在资源丰富的FPGA，很好实现。