西门子推出 Solido IP 验证套件，为下一代 IC 设计提供端到端的芯片质量保证

●   西门子集成的验证套件能够在整个IC设计周期内提供无缝的IP质量保证，为IP开发团队提供完整的工作流程

西门子数字化工业软件日前推出 Solido™ IP 验证套件 (Solido IP Validation Suite)，这是一套完整的自动化签核解决方案，可为包括标准单元、存储器和 IP 模块在内的设计知识产权 (IP) 提供质量保证。这一全新的解决方案提供完整的质量保证 (QA) 覆盖范围，涵盖所有 IP 设计视图和格式，还可提供 “版本到版本” 的 IP 认证，能够提升完整芯片 IP 集成周期的可预测性，帮助加快产品上市速度。

IP 复用和模块化有助于提升质量并节省时间，因而在下一代半导体设计中，对于现成设计 IP 的集成需求在不断增长。为了确保硅片的成功，所有 IP 都需要在设计流程的早期经过验证，从而确保正确性和一致性；如果在设计周期的后期才发现问题，则可能导致成本高昂的流片改版或硅片重新设计。

设计 IP 可以在逻辑、物理、电气、时序和功耗分析环境等多个设计视图中进行详细描述，但如果要在所有这些角度和格式上对 IP 进行充分验证，则可能会消耗大量时间，导致生产计划的延迟。

Solido IP 验证套件可为生产和集成团队提供可自定义的自动化 IP 验证功能，有助于大幅减少计划延迟。该套件包括西门子的 Solido™ Crosscheck™ 软件和 Solido™ IPdelta™ 软件，两者均提供完整的 IP QA 检查，面向所有类型的设计和基础 IP，在一个简化解决方案中整合了视图内 QA 检查、跨视图 QA 检查、版本到版本 QA 检查功能。Solido IP 验证套件通过多种先进功能，例如 IP 数据复用的智能解析、QA 报告自动更改识别和合并的增强 IP QA、与西门子 Calibre® 等验证平台的无缝集成，为 IP 生产和集成团队提供了快速全流程覆盖 QA。

西门子数字化工业软件副总裁兼定制 IC 验证部门总经理Amit Gupta表示：“随着设计 IP 在半导体设计领域中的重要性日益提高，高效正确的 IP 验证成为硅片成功的一个至关重要的步骤。Solido IP 验证套件能够提供可扩展、可复用的解决方案，用于识别和预防可能导致设计中断的问题，帮助 IP 生产团队在每个迭代中实现高质量 IP 交付，帮助芯片级设计团队加快流片计划，提供合格且更易于集成的设计 IP。”

Solido IP验证套件获得多方客户认可

“瑞萨电子的存储器 IP 支持多种不同的运行条件，”瑞萨电子 EDA 业务部数字后端设计方法学部门的首席 EDA 工程师 Shuji Katayama 表示：“为了快速确保这些存储器 IP 的可靠性，我们部署了西门子的 Solido IP 验证套件，它可以轻松进行自定义以满足我们的特殊需求，提高存储器 IP 的质量。”

Maxlinear设计自动化工程师Ming Fatt Yee表示：“西门子的 Solido IP 验证套件提供了完整的 QA 解决方案，具有强大的跨视图检查功能，可以简化 QA 流程并提高 QA 效率，对用户使用也十分友好。Solido IP 验证解决方案提供库交付成果必需的精度，并且具备自定义能力，能够满足我们对于定制化的需求。”

“Solido IP 验证套件提供一系列经过市场验证的验证功能，让 QA 团队能够达到更高的覆盖率水平，同时允许开发团队在更短的时间内完成更多的工作，”Mixel, Inc. 的 CAD 经理 Amr Shehata 表示：“该解决方案已经成为我们的 QA 方法学不可或缺的一部分，让我们充满信心地打造差异化最终产品。”

“Solido Crosscheck 充分利用一整套面向生产的可自定义 IP 验证检查功能，既可确保完整覆盖范围，又可确保 IP 视图之间的一致性，”Rivos Inc. 的定制电路主管兼经理 Hema Ramamurthy 表示：“Solido IP 验证套件是 Rivos 的 IP QA 方法学中的关键一环，让我们能够确保及早检测到 IP 问题，最终设计也能够满足高 QA 指标。”

Weebit Nano的研发副总裁Ilan Sever表示： “西门子的 Solido IP 验证套件帮助我们显著加快了 IP QA 流程。借助该解决方案，我们能够获取完整的 IP QA 框架，涵盖多种设计视图的验证检查，所有这些检查都在可自定义的自动化流程中执行。作为先进半导体存储器技术的供应商，当我们将新的 Weebit ReRAM IP 模块推向市场时，在更短时间内完成交付产品的 QA 是关键所在。”