晶体管进入纳米片时代

全球最先进的芯片公司正在竞相大规模推出基于环栅（GAA）架构的新一代晶体管。虽然他们都处于不同的过渡阶段，但他们打算开始在 3 纳米和 2 纳米工艺节点集成这些「纳米片」晶体管，并可能在 2024 年和 2025 年实现大规模生产。

英特尔和台积电等公司需要时间来释放这些晶体管的全部潜力，而整个半导体行业还需要一段时间才能感受到转型的全面影响。此后该改进必将成为 CPU、GPU 和其他高级逻辑芯片的黄金标准，这些芯片是从人工智能到高性能计算 (HPC) 等一切领域的核心。这些晶体管的设计速度更快，功耗更低，挑战了长期主导半导体领域的 FinFET 的局限性。

纳米片晶体管并不能拯救摩尔定律，也不能解决代工厂在最先进工艺节点上面临的所有挑战。为了克服这些问题，代工厂正在寻求各种创新，例如背面供电（BSPD），以在节省功耗的同时从晶体管之间的互联中获得更多性能。

他们还采用新的芯片设计方法，即系统技术协同优化（STCO）。STCO 涉及将小芯片与 2.5D 和 3D 先进封装连接起来。

尽管纳米片有其局限性，但半导体行业正在全力以赴进行转型。就其本身而言，英特尔打算在即将推出的工艺节点中引入 RibbonFET。它将从「20A」节点开始，该公司表示，该节点将于 2024 年上半年启用。台积电计划在 2025 年初在其 2 纳米节点上首次采用纳米片。

虽然三星在逻辑芯片市场上更像是一个次要参与者，但三星在 2022 年率先推出了纳米片的一种变体，称为多桥通道 FET (MBCFET)，并推出了 3 纳米节点。

为了更好地了解支持纳米片的案例及其独特优势，imec 的逻辑技术副总裁 Julien Ryckaert 发表了他的看法。

为纳米片奠定基础，首先支持 FinFET 的论点是什么？

纳米片晶体管实际上是 FinFET 的延续。大家开始研究这类 3D 架构的主要原因是短通道控制。

当你缩小平面晶体管的栅极长度，以保持源极和漏极之间的隔离，并确保每当你关闭晶体管时都有足够的截止电压时，这变得越来越难。这种现象被称之为「短沟道效应」，而解决这一问题的能力通常由我们称之为「亚阈值斜率」的度量来表征。

随着栅极长度缩小，漏极在物理上距离源极越来越近，然后保证两个终端之间的隔离就开始变得更加困难。因此，您开始寻找限制沟道的方法，以便每当您关闭晶体管时，半导体区域内的磁场就足够强，以保证漏极和源极保持隔离。

各家的焦点都集中在这个鳍状器件上，它是一块突出的硅片（从硅晶圆上），其中栅极将包裹结构并保证良好控制的关断状态，从而在扩展时确保亚阈值斜率大门。

是否还有其他力量推动半导体行业采用 FinFET？

Julien Ryckaert 表示：「我不确定这是否是 FinFET 开发时思考过程的一部分。但沟道宽度 (W) 的很大一部分（与开关晶体管所需的电流量密切相关的特性）位于垂直方向，即鳍片的高度。鳍越高，为 FinFET 创建的 W 越多，为晶体管创建的驱动电流也越大。」

这对于 FinFET 的缩放非常有用，因为您现在可以创建一个非常紧凑且具有足够驱动电流的晶体管。芯片制造商在 FinFET 一代中广泛利用了这一点，减少了晶体管中鳍片的数量，并通过增加鳍片的高度来补偿这一点。如果你想缩小平面晶体管中的 W，它就必须占据越来越多的空间。

因此，作为逻辑库构建块的标准单元最终从三鳍器件转变为双鳍器件。公司用来缩放晶体管的旋钮被称为「轨道高度缩放」。您可以在结构上缩放标准单元，而无需缩放间距，因为您可以减少鳍片的数量，取而代之的是使用越来越高的鳍片。因此，有两个支持 FinFET 的论点——一个是更好的静电控制，另一个是更好的效率。

为什么半导体行业试图取代 FinFET？

Julien Ryckaert 认为，虽然从平面晶体管到鳍状晶体管的转变是理所当然的事情，但不幸的是，纳米片将很难带来我们从 FinFET 中看到的同样的好处。

我们转向纳米片的原因主要是因为静电控制。您之前使用了固定在晶圆上的鳍片，它要求鳍片具有非常直的轮廓，因此您需要一个从顶部到底部的非常直的硅薄鳍片，以确保您可以精确控制整个渠道。

然而，鳍片轮廓从来都不是完全笔直的，因此总会有一定程度的功率从鳍片底部泄露。一些主要的代工厂正在尝试改善鳍片轮廓以保证静电控制。

与此同时，每个人都想扩大晶体管的栅极长度，但他们意识到，同时扩大鳍片和栅极长度并仍保证相同的静电控制变得更具挑战性。

目前的情况是，我们正在转向完整的 GAA 结构，其中整个沟道在所有四个侧面都包裹起来，以获得强大的栅极场，从而保证强大的导通和关断并减少漏电流。这样，您就可以继续缩放纳米片器件内的栅极长度。

在最先进的工艺节点规模上使用 FinFET 是否不再是可持续的？

当您制造越来越小的晶体管时，最终每个器件都会有一对鳍片。下一步是探索单鳍片设备的可能性。但单鳍片的问题是，如果您想保持一对鳍片的驱动电流，则需要将单鳍片的高度加倍。

例如，在双鳍片场景中，鳍片的高度可能为 50 纳米。如果使用单个鳍片，则必须使用 100 纳米的鳍片，这种鳍片非常高，因此很难以经济高效的方式制造。

与此同时，在这么高的结构中所积累的寄生效应（最明显的是电容和电阻），会消耗掉使设备更紧凑的所有优势。所以，这并不是说 100 纳米的鳍片就像一对并排放置的 50 纳米鳍片一样好用。

这就是为什么公司开始投资向纳米片晶体管过渡，也是为什么你会看到不同的代工厂采取不同的发展轨迹。一些代工厂先于其他代工厂引入了纳米片，这仅仅是因为纳米片和 FinFET 仍在这些尺寸上争夺主导地位，即在器件的效率、驱动和寄生之间实现平衡。

我们知道两个鳍片之间的距离是有限的，取决于你能在两个鳍片之间挤压多少金属来形成闸门，所以在某些时候你会被一个鳍片卡住。如果没有纳米片，你就无法获得同样的功率和性能改进。

如果您是一家领先的代工厂，并且已经掌握了鳍片的制造，那么您将尽力从 FinFET 中榨取最大的收益。但这完全取决于您的制造能力、您认为的领先优势以及您希望以多快的速度进入市场。一些公司正试图尽快利用纳米片革命。

就功耗和性能而言，我想说它实际上与 FinFET 相当。但你知道在某个时候你将不得不转向纳米片，因为 FinFET 不再可扩展，不再为你提供每单位面积更多的晶体管。

因此，半导体行业很久以前就停止了根据晶体管中的任何特定测量来命名工艺节点。相反，它主要是强调流程节点先进程度的一种方式。

鉴于此，公司是否真的使用纳米片技术来缩小晶体管尺寸？与 FinFET 相比，它似乎更多的是为了提高晶体管的性能，而不是减少其占地面积。对于纳米片来说，节省面积似乎更为次要。

另一种看待它的方式是，想象缩放正在迫使您缩小标准单元的面积。您正在尝试压缩两种类型的晶体管：n 沟道 (nFET) 和 p 沟道 FET (pFET)，用于创建 CMOS 逻辑。它们都需要适合标准单元的占地面积，因此您开始将问题分解为必须遵守的所有规则。鳍片可以分开多远？FET 彼此之间的距离可以多远？您需要提供的间距才能使一切都在控制之中？

你分析了晶体管布局的所有这些限制，然后你意识到不可能再把两个鳍片放进设备中。你不能得到一对 nFET 和 pFET 晶体管在同一空间了，你只能得到一个鳍上的 nFET 和一个鳍上的 pFET。

这些平面型晶体管允许您更好地利用可用的空间，以创建与 FinFET 相比更大的有效沟道宽度，并以增加器件驱动电流能力的方式将晶体管挤压在一起。

因此，当将 FinFET 的功率、性能和面积与相同尺寸的纳米片晶体管进行比较时，您会发现 FinFET 在大约 2 纳米节点处性能开始下降。纳米片可以继续保持当今公司最想要的性能、功率和面积增益。但你不会看到纳米片突然带来巨大的收益。

芯片行业的公司正在获得从制造工具到 EDA 软件的一切，EDA 软件可以捕获纳米片 FET 的所有复杂性。当你想到基于纳米片晶体管的芯片要进入市场还需要什么的时候，你还想到了什么？

Julien Ryckaert 表示，据我所知，提供 I/O 以及标准 CMOS 平台的大量设备将非常具有挑战性。将其他类型的器件与纳米片共同集成存在许多困难。这意味着必须设计大量新的知识产权 (IP)，以保证 SoC 子系统的正确性。否则 I/O 将不可用。

虽然它可能与纳米片没有直接关系，但请记住，向纳米片的过渡恰逢半导体公司设计方式的许多变化。一些公司计划在 2 纳米节点进行的另一个转变是背面供电。

无论你如何看待，对于代工厂和无晶圆厂公司来说，许多变化同时发生。

除了提高晶体管密度之外，纳米片还有其他独特的优势吗？

Julien Ryckaert 表示，对于 FinFET，它是四个鳍、三个鳍或两个鳍，对吧？然而，对于纳米片，您可以想象几乎以连续的方式调制片材宽度。

现在，将其放入制造过程中非常困难。但是，将片材宽度从 25 nm 调整到 20 nm、15 nm 到 10 nm 的能力将为您提供另一个优化 SoC 功率和性能的旋钮（因为调整沟道宽度会影响晶体管的寄生电容）。因此，如果代工厂能够掌握这项技术，无晶圆厂公司将能够实现更好的功耗与性能权衡。

只需要对工艺流程进行很少的改变即可实现调制，这就是为什么它需要一些时间才能变得可用。随着 FinFET 耗尽，芯片行业开始将重点转向其他创新，尤其是小芯片和先进封装。

纳米片晶体管会产生与 FinFET 相同的影响吗？

Julien Ryckaert 认为这只是不断扩大的工具箱中的另一个工具，晶体管主导整个半导体路线图的世界现在已经结束了。

保持新器件的密度扩展非常重要，而获得更紧凑的晶体管仍将是扩展的关键因素。

器件的空间乃至其性能的关键因素甚至不是由其沟道和晶体管本身的其他属性决定的。但这同样取决于您访问设备的方式。三大代工厂拥有截然不同的中线 (MOL) 战略，这表明它仍然有可能进行创新和引入新的解决方案。

未来，3D 芯片堆叠和类似小芯片的方法对于补充晶体管的路线图也可能变得更加重要。纳米片过渡的关键问题之一是，与 FinFET 相比，SRAM 无法扩展或很难扩展密度。因此，如果处理器的一半由 SRAM 组成，您可以假设该产品的一半将无法扩展。这不仅是不幸的，而且还将迫使芯片设计人员寻找其他解决方案来解决该瓶颈。