适用于低功耗信号链应用的功率优化技术

本文介绍用于在低功耗信号链应用中实现优化能效比的精密低功耗信号链解决方案和技术。本文将介绍功耗调节、功率循环和占空比等用于进一步降低系统功耗的技术（不仅限于选择低功耗产品，这有时并不够）。还将探讨如何使用通道时序控制器、FIFO和电压监控模块等片内特性来简化系统设计，并在主机控制器侧和整个系统层面实现节能。

简介

对于在几十年之前的广告中演奏兔子舞曲的小鼓来说，最执着的事情就是能够持续不断地进行演奏。在为现场仪器仪表（检测温度、压力或流量）或远程生命体征监测设备等应用设计电池供电的测量系统时，低功耗信号链至关重要。甚至对于主电源供电的系统，也需要最大限度降低环境影响或能源成本，这促使硬件设计人员不断改善系统的能效比。低功耗设计能够带来一些间接性的优势，比如，如果能够减少并联的电池的数量，解决方案的尺寸会随之减小。低功耗设计还具有更深层次的优势，因为系统耗费的能量更少，使得IC芯片的温度也更低。这有助于延长产品的使用寿命。

要在短时间内完成低功耗硬件设计，从精密低功耗信号链着手会是一个非常不错的起点。除了选择低功耗元件之外，还可以采用多种功率优化技术来进一步降低系统功耗，例如功耗调节、功率循环和占空比。此外，很多设计选项，例如选择合适的电阻值或使用存储器也是非常重要的因素，关乎着能够实现严格的低功耗目标和优化的电池寿命。

例如，找出信号链中可以取消的构建模块，或者在达到某些条件时会暂时断电的模块，会有助于我们采用低功耗技术。这需要精准的时序分析1, 2，并对电路操作分级或调节占空比。如果多个构建模块多数时间都处于闲置状态，即可让这些模块进入关断模式或者直接将它们关闭。注意，与使用关断模式相比，设备进行全功率循环会对功率和时序产生一些影响。

在正确采用这种时序之后，可以通过尽可能减少微控制器互动来进一步改善主系统层级的功耗。这就需要使用外部或内部存储器，以便在主机控制器被关断之后存储数据。

在系统层面应用节能技术会有一些差异，具体取决于使用哪种类型的ADC来数字化传感器信息，包括SAR ADC和∑-∆ DAC，关于这一点将在后续章节中详细介绍。此外，硬件设计选择，例如数字通信上拉/下拉电阻、电阻分压器和增益设置电阻等也会影响整体的信号链功耗。

图1.SAR ADC信号链中的单通道电压、电流测量。

引脚命名会因设备而异。为了保持一致性，我们用AVDD表示模拟电源，用VIO表示数字电源，用VREF表示基准电压。

基于SAR ADC的信号链的功率优化

SAR ADC按要求执行转换，也就是说，在确认转换开始(CONVERSION START)命令之后，从采样模式切换到保持模式3。转换流程开始，然后，待该流程完成后，SAR ADC会回到采样模式，以获取信号。SAR ADC（例如图1所示的信号链中使用的 AD4001 转换器）在转换阶段会消耗大部分功率，而在图2所示的采集阶段则消耗最少功率。所以，尽管吞吐量能高达几个MSPS，但还是可以按照应用要求的最低速度来运行这些转换器，以大幅优化功率。

SAR ADC：随吞吐量调节功率

在许多低功耗应用中，无需持续提供传感器信息，而是以更低的速度提供，可能是按几kSPS或几十kSPS。在这些情况下，可以随吞吐量降低SAR ADC的功耗，包括模拟电源轨和数字电源轨。

表1.不同终端应用中的通信采样频率

大部分精密SAR ADC都内置时钟，用于管理转换流程，因此其转换时间(tCONV)是固定的。在tCONV固定的情况下，吞吐量越低，循环时间(tCYC)越长，采集时间(tACQ)也就越长，后者就是ADC保持最小功耗的时长。换句话说，吞吐率越低，采集每个样本所用的功耗也越低。

图2.SAR ADC时序图。

图3.AD4001 SAR ADC时序图和在一个循环内的功耗。循环时间越长，平均功耗越低：(a) 1 μs平均功率 = 6.1113 mW，(b) 10 μs平均功率 = 0.93756 mW，(c) 1 ms平均功率 = 0.36845 mW。

图4.(a) AD4001的功耗调节和吞吐量，(b) 相关频率范围（即低于10 kSPS）放大图的图示。

数字信号从外部触发转换，转换速度受到严格控制。采样速率越低，导致采样阶段时间变长，因此平均功耗越低。这一点可参见方程1：

其中：

tCONV 为转换时间

tCYC 为采样速率的倒数

VDD 为模拟电源

VIO 为数字电源

nBITS 为ADC的分辨率

tSCLK 为串行时钟周期时间(1/fSCLK)

VREF 为基准电压，IREF为最大吞吐量(max_tput)时的电流

所以，根据公式1且如图4所示，如果tCYC延长且tCONV保持不变，ADC平均模拟功耗与采样速率成反比。

图1所示的ADC在转换阶段的功耗主要来自模拟电源，如图2所示。例如，在应变片检测电路中，数据采集速率可以低至1 kSPS，与按最大采样速率运行AD4001相比，其功耗可以降低20倍。

表2.AD4001功耗调节与吞吐量

公式1（图示）显示功率如何随吞吐量成比例增加，如图4所示。

降低ADC采样速率会导致采集时间延长，这会降低ADC驱动器放大器的带宽要求，从而扩大可选设备的群集。带宽更低的放大器一般具有相对更低的静态电流。所以，降低ADC采样速率不仅会降低ADC功耗，还会降低配套使用的放大器的功率要求。

表3.运算放大器带宽与电流消耗和噪声性能的关系；带宽和功率成正比

但是，选择带宽更低的运算放大器也需要作出取舍。更低的带宽意味着更低的静态电流(IQ)，但缺点在于噪声电压密度(eN)会增大，如表3所示。根据经验，降低静态电流意味着噪声密度会按照1/√IQ的比例增大。但是，需要注意的是，调节带宽会过滤均方根噪声。换句话说，硬件设计人员可能根据给定的采样速率、放大器和RC净带宽在功耗（或电池寿命）和均方根噪声性能之间取舍。

图5.在多种吞吐量下，每个电源轨（运算放大器、模拟电源轨和数字电源轨）的电源分布；如表3所示，根据带宽需求，使用不同的放大器。

此外，用于设置运算放大器增益的反馈电阻也会影响功耗：这些电阻越大，它们消耗的功率就越少。但这期间也伴随着对噪声的取舍，因为电阻越大，产生的噪声也越多。正确的设计做法是，使电阻尽可能大，只要其噪声贡献值在总噪声中可以忽略不计。因为总噪声等于各个噪声的和方根，所以，根据一般经验，可以设置电阻均方根噪声的上限为该运算放大器的1/3，使其噪声贡献值在总噪声中的占比低于5%。如此，运算放大器噪声仍是主要噪声。

在有些应用中，会以低吞吐率（几kSPS）对低频率输入信号采样，例如表1所示的信号，在这种情况下，如果无需信号调理（例如增益级或低输出阻抗），即可移除驱动器放大器。在更高速度的应用中，更新的ADC（例如AD4000或 AD4696 系列）会提供高输入阻抗（高阻）模式，支持使用更低带宽（和更低功率）放大器来驱动模拟输入，有时甚至能完全取消使用驱动器。取消这种运算放大器也有助于降低总功耗（其功耗随之取消），如图5的蓝色条柱所示。与始终需要使用驱动器放大器的传统型SAR ADC相比，这有助于大幅节省功率。在使用AD4696 16通道器件时，这种功率节省的比例达到16倍。基准电压源高阻模式功能也会降低基准电压源输入电流，使得总系统功耗随之降低。

SAR ADC信号链：AFE动态功耗调节

如前文所述，SAR ADC功耗会随采样速率变化，但其他信号链元件并不是如此。放大器和基准电压在通电之后，消耗恒定的静态电流。在采样ADC样本期间对这些元件进行功率循环会降低信号链的平均功耗。每个电源周期必须等待信号确定，这会限制留给系统开启和关闭的时间。有关详情，请参阅“低功耗精密信号链应用最重要的时序因素有哪些？第一部分”和“低功耗精密信号链应用最重要的时序因素有哪些？第二部分”（但建议对每种具体的信号链设计执行精准分析）。

使用高度集成的ADC，在片内集成更多模拟前端(AFE)模块，可以加快上电和断电转换的速度，但无损其性能。但是，在许多场景下，为了实现最佳性能，设计最终可能会使用分立式元件。示例如图6所示。

此信号链为多通道，由一个MAX41400和每通道一个抗混叠滤波器组成，采用ADR3625精密基准电压源，将信息馈送给16通道SAR ADC（即AD4696）。

如前文所述，按照可接受的最低吞吐量运行ADC会降低其功耗。此外，如果空闲时间足够长，可在部分采样时间期间将MAX41400置于关断模式，对于这样的多路复用系统，可以一次只开启（上电）一个放大器。放大器MAX41400开启（上电）的频率为tCYC/LSEQ，其中LSEQ为时序长度，在图7所示的示例中，其数值为10。例如，如果按照每通道1 kSPS的速度进行转换，而转换时间最长为415 ns，这表示在每个通道上，MAX41400可在约占循环时间10%的时间里处于关断模式。

图6.多通道测量信号链。

图7.基于AD4696 ADC，在多通道多路复用应用中对MAX41400进行功率循环（为了便于查看，假设只有10个通道投入使用）。

在完全上电时，MAX41400的静态电流(IQ_ON)为65 μA，在进入关断模式(IQ_OFF)之后，该电流可以降低至0.1 μA。在采样之间将其关断，放大器消耗的平均电流(IAVG)会随吞吐量改变。

重申一下，吞吐量越低，tCYC越高，IAVG越低。tON表示放大器保持开启的时长。当ADC从采集阶段切换至转换阶段，放大器可以进入关断状态，因为延长tON时间，使其超过最短时间并不会带来任何好处。应使关断时间(tOFF = tCYC – tON)达到最长，以最大限度降低功耗，但不到需要牺牲SNR或THD的程度。要找到正确的时序，具体取决于应用、使用的设备和吞吐率。事实上，tON和吞吐量可能成反比：吞吐量更低时，导致闲置时间变长，闲置时间更长时，则需要更长的tON时间来唤醒放大器。根据数据手册，AD4696的典型转换时间为415 ns。这个转换时间，加上在关断之后重新给MAX41400上电所需的100 μs，即为最短的tON时间。所以，平均电流消耗为：

与始终使能的放大器相比，MAX41400在关断模式下的功耗和快速上电期间的功耗总和要低10倍。

一般来说，除了所示示例在给定吞吐率下计算得出的节省功率外，所有这些公式都可以如图9所示，以图形的方式展示，其规格则依照数据手册（假设已使能基准电压源和模拟输入高阻模式）。

图8.信号链功耗与吞吐量的关系（前端提供和不提供功耗调节功能）。

可以采用相同的分析方法来分析电池寿命，与功耗分析相反，需要使用电池容量除以平均电流。

表4.电池容量

在这种情况下，两者成反比，也就是说，吞吐量越低，电池寿命越长。

图9.利用功率循环/调节功能延长电池寿命。

任何放大器，即使不像MAX41400一样支持关断模式，都可以如之前所示进行功率循环。也就是说，不是进入关断模式，而是彻底上电和彻底关闭。但是，在操作时必须小心。一方面，放大器的唤醒时间将会更长，所以最短tON时间也会更长。另一方面，重复对解耦电容充电和放电会影响在每个电源周期给它们充电的电流，与关断模式相比，会增大整体的功耗。此外，如果传感器在电源轨未上电的情况下仍然驱动放大器输入，在没有保护措施的情况下，可能会导致损坏。

基于SAR ADC的信号链：数字电源功耗调节

前文着重介绍降低模拟电源功耗(如果是总功耗的最主要来源时)该如何降低。降低吞吐量也会影响数字功耗，因为这使得串行时钟能以更低频率运行：

公式5指出，我们还可以采用两个额外的步骤来最大限度降低数字功耗：

●   使用更低的数字电源电压(VIO)

●   最大限度降低串行数据输出线路的走线电容

需要注意的另一点是数字通信线路中使用的上拉/下拉电阻的值。这些电阻用于确保在数字输入/输出端提供正确的逻辑电平，它们的数值会影响到系统的总功耗。使用的电阻值过低（也称为强上拉）可能会导致线路中有大电流通过。因此，应避免使用非必要的低电阻值。另一方面，如果电阻过高，泄漏电流导致的压降会导致错误的逻辑电平解译。此外，压降会影响传输。所以，设计人员必须在无损电压电平（取决于数字电源电压和泄漏电流）或信号完整性的情况下，使用最高的电阻值。

基于Σ-Δ ADC的信号链

在基于Σ-Δ ADC的信号链中，之前所述的功耗调节概念并不直接适用。这是因为转换不是从外部触发的，而是由自由运行的时钟触发的4。所以它们不能作为外部转换开始信号的函数，以闲置状态持续一定时间。

但是，许多Σ-Δ ADC支持待机模式，如果ADC无需持续转换，即可使用这种模式。如前文所述，我们还需要考虑时序问题5，因为在唤醒器件，到器件退出待机模式的这段时间里，是不能进行采样的。

除了待机模式外，高度集成的Σ-Δ ADC（例如 AD4130）还提供占空比模式。如此，ADC会自动上电和关闭，无需在每次循环时与主机交互。AD4130提供两种模式，分别为1/4和1/16，这表示该器件在1/4和1/16的时间里保持激活。与连续转换模式相比，这会大幅节省功率，如图10所示。

表5.AD4130在每种功率模式下的电流消耗

根据所需的吞吐率，在选择优化功耗的技术时，可以使用其中一种占空比模式，或者让器件在一定时间里处于待机模式。实际上，AD4130的多种工作模式都可能影响ADC的功耗。ACE6中可用的主动功能模型显示了所选ADC配置的功耗和预期的电池寿命。

图10.Ad4130在不同工作模式下的电流消耗：连续转换模式、1/4占空比和1/16占空比。

基于Σ-Δ ADC的信号链：AFE动态功耗调节，支持占空比

和基于SAR ADC的信号链一样，基于∑-∆ DAC的信号链可以利用占空比，在ADC处于低功耗状态（图10）时将某些模块置于关断状态。如此，可以实现与图9所示类似的AFE功率节省。

传感器激励

完整的解决方案器件（例如AD4130）不止提供核心转换器，还提供内部可编程增益放大器，以及传感器偏置和激励（可选的电流源和精密基准电压）。这种集成意味着易用性、尺寸，以及在不同构建模块之间使用偏置、时序或功率循环等的优化。所以，AD4130本身通过在片内集成这些模块来降低系统的整体功耗。此外，它能够灵活用在多种不同的平台中，例如RTD、热敏电阻或桥接传感器等等，能够帮助简化设计周期。它还减少了BOM数量，以及需要使用的电源轨的数量。

其他功率优化技术

本文介绍了多种最大限度降低信号链功耗的方法。但是，信号链还有一个部分需要考虑，即主机控制器。如果控制器因为需要读取和后处理来自ADC的数据而始终保持上电，那么它会消耗很多功率。在控制器未使用时，将其置于睡眠模式将有助于额外节省功率。

带片内FIFO的ADC

如果应用无需实时数据，但必须以更低的速率读取数据点，那么带片内FIFO的ADC应能派上用场。AD4130集成了这种模块，该FIFO能够存储多达256次转换，所以，如果输出数据速率(ODR)（例如）为2.4 kSPS，该微控制器无需每隔416 μs读取一次，而是可以进入睡眠模式，每隔100 ms唤醒，一次性读取整个存储器的数据（参见图11的数据传输部分）。换言之，如果ADC的存储器能存储最新的256个样本，也能使微控制器进行功率循环，从而大幅降低系统的总功耗。

图11.利用ADC的片内FIFO降低微控制器的功耗。

通过直接存储访问(DMA)将ADC数据流传输至存储器

对于不包含片内FIFO的ADC，可以转而使用大部分微控制器都包含的直接存储访问(DMA)。DMA能将数据直接从外设（在本例中为SPI）传输至存储器(SRAM)，不存在因为每次接收ADC样本而造成CPU干预或中断。选择的微控制器会直接影响到可以实现的功率节省。在许多情况下，微控制器在大部分时间里都能保持处于睡眠模式，只有在接收到ADC样本时才触发事件。此事件会简单提醒DMA开始执行SPI事务，之后再回到睡眠状态，相比CPU在整个SPI事务执行期间保持完全唤醒，这会使微控制器的功耗达到最低。注意，只有在ADC数据的格式与目标存储器一致时，才能使用DMA。也就是说，对于大部分微控制器，只有当ADC数据为16位或32位时，才能轻松使用DMA。

中断驱动编程

许多低功耗应用不要求记录和处理每个数据点，但需要监控检测的幅度是否位于特定的阈值之内。以前，为了进行监测，主机控制器需要始终保持唤醒，以读取每个ADC样本，确定其值是否正常，并且据此触发中断例程。

AD4696 (SAR ADC)和AD4130 (Σ-Δ ADC)都集成了这些阈值检测功能。阈值可以编入程序，使得GPIO引脚只在ADC输出代码超出用户定义的范围时进行认定。如此，主机控制器大部分时间都可以处于睡眠模式，只在GPIO认定时唤醒，这意味着，它只在需要执行操作时才保持活跃，因此能够最大限度降低功耗。

结论

在为 便携式现场仪器仪表、状态监控或 生命体征测量 (VSM)等应用设计电池供电的测量系统时，可以使用 analog.com/precisionlowpower 所示的低功耗信号链来实现功率优化型解决方案。ADI的精密低功耗信号链帮助设计人员简化了构建低功耗测量解决方案的过程，该解决方案将精密放大器、基准电压、ADC和隔离产品优化组合在一起。在这些信号链中，功耗得到优化，同时兼顾噪声性能、尺寸、易用性这些重要指标。这些信号链提供不同配置：单通道、分立式多通道（多路复用）、完全集成的多通道解决方案和随时可用的功率优化设计，对于低功耗设计来说是非常不错的起点。

除了展示ADI的精密低功耗信号链之外，本文还展示多种提高信号链的能效比的系统级技术。这些技术包括功耗调节、功率循环、占空比，或使用FIFO这类片内功能，或者阈值检测这类中断驱动功能。

参考电路

1 Padraic O’Reilly。“低功耗精密信号链应用最重要的时序因素有哪些？第一部分”。模拟对话，第56卷第3期，2022年8月。

2 Padraic O’Reilly。“低功耗精密信号链应用最重要的时序因素有哪些？第二部分”。模拟对话，第56卷第3期，2022年8月。

3数据转换手册。（ADI公司，2005年）。

4 Michael Clifford。“Σ-Δ型ADC拓扑结构基本原理：第一部分”。ADI公司，2016年1月。

5Bruce Pepitas。“动态功耗调节简介”。ADI公司，2016年1月。

6分析 | 控制 | 评估(ACE)软件。ADI公司。

Brandon Hurst。“如何使用DMA在低功耗可穿戴设备中加快外设监测”。模拟对话，第56卷第1期，2022年1月。

Maithil Pachchigar和Alan Walsh。“新一代SAR ADC解决精密数据采集信号链设计的难点”。模拟对话，第50卷第4期，2016年12月。

Sanjay Rajasekhar和Arvind Shankar。“如何利用输入高阻技术来降低解决方案的功耗并减小尺寸”。ADI公司，2022年7月。

来源：Lluis Beltran Gil，ADI