基于FPGA的实时视频信号处理平台的设计

摘要：提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
关键词：现场可编程逻辑门阵列；同步动态随机存储器；图像处理；视频图形阵列

一般视频处理后的实时显示终端不能脱离PC机的束缚，而且数字图像传感器输出的图像帧率也比较低，分辨率也随着半导体行业的发展有了很大的提高，因此为了输出的图像能直接在VGA显示器上显示，需要对图像进行帧率提升、彩色空间转换等处理。FPGA器件具有可重复编程的灵活性以及并行处理能力，并且随着微处理器、专用硬件单元、DSP算法以及IP核的嵌入使其功能越来越强大。本系统的设计是基于Altera公司的EP2S60系列的开发板，板上集成两片SDRAM存储芯片、视频输入接口和VGA输出接口。

1 系统方案
设计的实时视频信号处理显示平台总框图如图1所示。

CCD数字图像传感器口I输出分辨率为720×576，帧率为25 Hz的8位YChCr彩色空间信号，进入FPCA后，FPGA内部的图像处理模块将视频信号从YChCr信号转换成RGB空间信号，同时分辨率提升到1024*768，存储控制模块将帧数据存入SDRAM作为缓存，采用“乒乓”存储机制，然后通过同步VGA显示控制模块产生的60 Hz1024×768的行、场扫描时序把每帧图像的帧频从25 Hz提高到60 Hz并输出，经过DA和VGA接口后实时的显示在VGA显示器上。

2 系统内部模块设计
2．1 图像处理模块
图像处理部分内部功能模块如图2所示。

输入的8位图像信号以YCbCr(4：2：2)格式进入输入缓存FIFO，然后通过格式转换模块将8位的YCbCr信号转换为16位的YCbCr信号，方法为在连续两个时钟下读取两次8位的数据然后合并到一个16位寄存器中，接着将16位的YCbCr(4：2：2)格式信号采用临近差值算法生成24位的YCbCr(4：4：4)格式信号，再将24位的YCbCr格式信号根据CCIR-601标准转换到RGB(8：8：8)彩色空间，数字YCbCr彩色空间到RGB
彩色空间转换的公式为：

其中Y的取值范围是(16，240)，Cb、Cr的取值范围是(16，235)，所有运算均调用FPGA内部自带的乘法和实现。最后将24位的RGB彩色空间信号输出到缓存FIFO，供SDRAM存储使用。图像处理模块设计如图3所示。