基于FPGA的实时视频图像采集与显示系统的设计与实

摘要：主要针对目前视频图像处理发展的现状，结合FPGA技术，设计了一个基于FPGA的实时视频图像采集与显示系统。系统采用FPGA作为主控芯片，搭栽专用的编码解码芯片进行图像的采集与显示，主要包括解码芯片的初始化、编码芯片的初始化、FPGA图像采集、PLL设置等几个功能模块。采用FPGA的标准设计流程及一些常用技巧来对整个系统进行编程。重点在于利用FPFA开发平台对普通相机输出的图像进行采集与显示，最终能在连接的RCA端口显示屏显示。
关键词：FPGA；视频图像采集；编码芯片；解码芯片

0 引言
随着时代的发展，人们在图像处理领域取得了相当多的成果，研究出了很多算法，例如中值滤波、高通滤波等。在图像的传输过程中，各种噪声源的干扰和影响常常会使图像的质量变差。由于用一般的软件实现的图像预处理算法处理的数据量大，实现起来会比较慢，如果说对于一些实时性要求比较高的系统，那么处理速度往往是要考虑的关键要素，因为一旦实时性达不到，就不能第一时间记录下信息。另外，实时图像处理技术的日新月异和图像处理系统的发展有着千丝万缕的联系。在实时图像处理系统中，关键的技术是对实时图像的采集和处理，图像采集的速度、质量直接影响到这个系统的性能。

1 系统硬件设计
本系统基于FPGA的实时图像与显示系统，由前端视频采集单元、图像存储单元、图像显示单元三部分组成。主要功能为对摄像头送来的视频数据进行采集，并采用专用视频解码芯片将模拟视频转化成数字视频；将采集进来的数据存储到内嵌的SDRAM中；采用专用视频编码芯片将数字视频信号转换为模拟信号送显示器输出。系统的方案图如图1所示。

系统上电后，FPGA管理单元通过I2C总线对SAA7113H解码芯片进行初始化；CCD摄像头输出的PAL制式模拟视频输入SAA7113H解码模块。FP GA将解码后的图像通过输入缓冲FIFO存放到外部SRAM；再用SDRAM进行奇偶场的合并，满一帧后图像进入FPGA进行内部图像处理，经输出缓冲进入SAA7121编码模块转换为模拟视频输出。通过按键的选择可控制使其输出图像亮度增强及字符叠加。本节将围绕系统中的视频图像解码芯片及编码芯片作具体分析。
1. 1 解码芯片外围电路
SAA7113H主要由模拟转换电路、亮度信号电路、色度信号电路、同步电路、输出信号格式、总线控制及时钟生成等组成。AI11、AI12、AI21、AI22为四路模拟输入通道，AOUT为模拟测试输出通道，VP00～VP07为解码输出通道，这些通道的选择及格式配置都通过I2C总线来完成的。另外，SDA为I2C总线的数据输入／输出端，SCL为串行时钟输入端，LLC为行锁定系统时钟频率输出信号，频率为27 MHz，XTALI、XIAL是外部晶振连接端，TDO／TDI为边界扫描测试数据的输出／输入端，TCK、TMS为边界扫描的时钟和测试模式输入端。SAA7113H的芯片结构图如图2所示。

1．2 编码芯片外围电路
SAA7121视频编码芯片，可以将数字的YUV数字编码为PAL或者NTSC制式的CVBS输出或者S端子输出的模拟视频信号，单一的3．3 V供电，可通过I2C接口对芯片内部电路进行控制。该芯片内有三个片内10位视频D／A转换器分别对应Y，C和CVBS，两倍过采样。通过I2C总线协议对SAA7121的各个控制寄存器进行配置就可使其满足系统要求，芯片的最大特点也是在于仅需一个24. 576 MHz的晶振就可以满足所有视频标准的应用。